- カテゴリ：
微細化が進む前工程で高速研磨と低スクラッチを両立するナノセリアCMPスラリー
これまで第1回から第9回にわたり、先端半導体パッケージに焦点を当て、半導体後工程の課題を解決するパッケージ材料をご提案してきました。 しかし、レゾナックの強みは後工程材料だけに留まらず、半導体前工程においても、高いシェアや技術力を持つ材料を提供しています。 本コラムではその一例として、デバイスの微細化を支えるCMPスラリーについて解説します。
AIの普及を支える先端半導体デバイスにおいて、CMP（Chemical Mechanical Polishing）プロセスの重要性が増しています。 回路線幅の微細化に伴い、露光工程における焦点深度が浅くなっているため、リソグラフィの精度を維持するには、ウェハ表面の凹凸をナノメートルオーダーで平坦化する必要があります。 また、HBMや3D積層ロジックに代表されるチップの3D積層においても、接続信頼性の確保や構造歪みの抑制の観点から、高度な平坦化技術が求められています。
CMPプロセスとは
CMPプロセスはウェハ表面の不要な凹凸を除去し、平坦面を形成するプロセスで、図1のような装置で行われます。 回転するプラテン上の研磨パッドに対し、ウェハを保持したキャリアを一定の圧力で押し当てます。この界面にCMPスラリーを供給することで、スラリー中の成分による化学的作用による軟質化と、砥粒による機械的な摩擦が同時に作用し、表面の平坦化が進行します。
図1. CMP加工装置
CMPスラリーの構成成分と砥粒の種類
スラリーは砥粒、分散媒（純水）、添加剤で構成されています。砥粒にはセリア、シリカ、アルミナなどが用いられ、研磨対象膜の硬度や化学的特性に応じて表1のように使い分けられます。
表1. 砥粒の種類と用途
| 砥粒の種類 | 砥粒の種類 主な研磨対象 | 特徴 |
|---|---|---|
| セリア / ナノセリア | セリア / ナノセリア 酸化ケイ素（ゲート形成、STI等） | 化学的活性が高く、特定の膜に対する選択研磨性に優れる。 |
| コロイダルシリカ | 層間絶縁膜、メタル膜 | 粒子が均一で球状。平坦性や低スクラッチ性に優れ、仕上げ研磨に適する。 |
| フュームドシリカ | 層間絶縁膜、タングステン等 | 気相法で作製され、凝集構造を持つ。研磨速度に優れるが、スクラッチのリスクが高い。 |
| アルミナ | ハードメタル膜、ハードディスク等 | 硬度が非常に高く、研磨速度に優れるが、スクラッチのリスクが非常に高い。 |
ナノセリアスラリーの特長
レゾナックでは、最先端のデバイス構造や多様な膜質に対応するCMPスラリーを提供しています。特に当社のナノセリアスラリーには、以下の技術的特長があります。
化学的相互作用を応用した研磨選択性
セリア粒子は二酸化ケイ素との化学的相互作用を有しており、この特性を利用することで選択的研磨が可能です。これに当社独自のスラリー設計技術を組み合わせることで、対象の膜に応じた研磨選択性を制御することができます。 例えばゲート形成工程では、酸化膜や窒化膜といった絶縁膜を効率よく研磨しながら、ポリシリコンなどのストッパー材料の研磨は抑制し、微細なトランジスタ構造を精度高く形成することが可能です。
高速研磨とスクラッチ低減の両立
従来のセリアスラリーでは、研磨速度を確保するために粒子径を大きくすると、ウェハ表面にスクラッチと呼ばれる研磨傷が発生しやすくなる課題がありました。 当社のナノセリアスラリーは、図2のように粒子を微細かつ均一に制御しており、ウェハへの物理的ダメージを低減してスクラッチの発生を抑制します。さらに、微細化しながらも粒子表面の化学的活性を高めることで研磨速度も両立しており、デバイスの歩留まり向上と工程時間の短縮に貢献します。
図2. セリアスラリーとナノセリアスラリーの比較
公開日:2026年07月28日
