先端半導体パッケージの製造プロセスと使用される材料

カテゴリ：
半導体・電子材料

本稿では、第2回で解説した先端半導体パッケージの代表的な製造プロセスと、各工程で利用される主要材料およびその役割をわかりやすく解説します。

パッケージの製造プロセスと使用される材料

先端半導体パッケージは以下のような流れで製造されます。

Step1:インターポーザーの形成

シリコンウェハー上に配線層の下地となる酸化膜などの絶縁層をCVD^※1で形成します。続いてエッチングによってTSV^※2用のブラインドビアを形成し、孔壁に絶縁膜ライナーを施した後に銅めっきで充填します。その後、ウェハ表裏面にRDL^※3再配線層を構築します。さらにウェハ裏面を薄化してTSVを露出させ、裏面にもRDLを構築します。RDLはチップの入出力位置に合わせて配線を引き回すための配線層です。最後に、上面にマイクロバンプ^※4用のパッドを形成すれば、インターポーザーは完成です。再配線層の形成には感光性絶縁膜が使用されます。

Step2:チップの実装

次はインターポーザー上にロジックICやHBM^※5などのチップレットを実装します。具体的には、各チップの接続パッド側に予め形成されたマイクロバンプをインターポーザー上の対応パッドに位置合わせし、フリップチップ実装技術で接合します。ロジックICを積層する場合にはチップ間をハイブリッドボンディングやマイクロバンプ技術で接続します。

Step3:アンダーフィル充填・封止

チップ実装後、チップとインターポーザーの隙間へアンダーフィルを毛細管現象で流し込み、硬化させます。アンダーフィルはチップと基板の間隙を封止・補強することで、温度サイクルなどによるはんだバンプへの応力を緩和するポリマー材料です。その後、インターポーザー上のチップ全体をエポキシ樹脂封止材で封止します。

Step4:パッケージ基板への実装

チップを実装したインターポーザーを、有機パッケージ基板上に接合します。インターポーザーとパッケージ基板はインターポーザー下側のはんだボールを介して、リフローやTCB^※6などの工程を経て接続されます。次いでインターポーザーとパッケージ基板の隙間へアンダーフィルを毛細管現象で流し込み、硬化させます。最後にパッケージが発する熱を効率的に逃がす役割を担うTIM^※7とヒートスプレッダを取り付ければ先端半導体パッケージの完成です。
パッケージ基板の製造には銅張積層板^※8、CMPスラリー^※9、感光性ドライフィルム^※10、ソルダーレジスト^※11などが使用されます。

先端半導体パッケージの製造工程と各プロセスで使用される当社材料

HDM: HD Microsystems, Joint venture between Resonac and Qnity

出典富士キメラ総研「2024 エレクトロニクス実装ニューマテリアル便覧」ガラス基材銅張積層板(パッケージ向け)2023年実績(金額)、ドライフィルムレジスト2023年実績(出荷金額)、ソルダーレジストフィルム 2023年実績(数量・金額)、封止材2023年実績(数量・金額)、1次実装用アンダーフィル2023年実績(数量・金額) 富士経済「2025年半導体材料市場の現状と将来展望」CMPスラリー(STI用)2024年実績(金額)、感光性絶縁材料:バッファーコート膜・再配線形成材料2024年実績(数量, グループ会社のHDマイクロシステムズ製品)
※1 CVD：化学気相成長Chemical Vapor Deposition, ※2 TSV：貫通電極Through silicon via, ※3 RDL：再配線層 Redistribution Layer, ※4 マイクロバンプ：インターポーザーとチップを接続する微細なはんだ接続端子, ※5 HBM：高帯域幅メモリ High Bandwidth Memory, ※6 TCB：Thermal Compression Bonding, ※7 TIM：熱伝導材料 Thermal Interface Material, ※8 銅張積層板：基板のコア材, ※9 CMPスラリー：基板表面を平滑にするための研磨材, ※10 感光性ドライフィルム：回路形成用フィルム, ※11 ソルダーレジスト：回路の保護・絶縁のためのフィルムやインク