半導体パッケージの変遷

1970〜80年代、パッケージは主にチップを保護し、外部回路と電気的に接続する「ケース」としての役割を担っていました。この時代には、DIP^※1、SOP^※2、QFP^※3といった、端子をパッケージ周囲に配置するリードフレーム型パッケージが主流でした。

1990年代に入ると、携帯機器の小型化・高速化が進み、リードフレーム型パッケージではリード間ピッチの微細化に伴う、端子の変形や短絡のリスクが顕在化しました。これを解決するため、端子を裏面に配置するBGA^※4やCSP^※5など、高密度実装に適したパッケージが普及すると共に、配線長の短縮や熱特性の改善も求められるようになりました。

2000年代に入ると、携帯電話を始めとする電子機器の多機能化が進んだことで進んだことで、1つのパッケージ内に複数の機能を統合するSiP^※6という概念が注目されます。その中核を担ったのが、複数のチップを階段状にずらしたり、スペーサーを挟んだりして垂直に積み上げたStacked CSPです。主にメモリの積層に活用され、小型・大容量化に貢献しました。さらに2000年代後半には、パッケージ同士を重ねるPoP^※7が登場します。プロセッサの上にメモリを載せるこの構造は、製造歩留まりの維持と設計の柔軟性を両立し、スマートフォン等の高密度実装に欠かせない技術となりました。これらによりパッケージは、システムの小型化・高性能化を左右する重要なプラットフォームへと進化しました。

2010年代に入ると、さらなる薄型化、高速化、低消費電力化が求められ、実装技術は飛躍的な進化を遂げました。チップ上の端子を再配線層で外側へ延ばすファンアウト技術のほか、貫通電極によって積層チップ間を最短距離で接続するTSV^※8や、微細なはんだ端子マイクロバンプによる高密度接続技術が実用化されました。2010年代中盤になるとスーパーコンピュータやディープラーニングの研究加速に伴い、CPUとメモリ間のデータ転送速度が性能律速の要因となるフォン・ノイマン・ボトルネックが顕著化し、プロセッサと大容量メモリを同一パッケージ内で広帯域に接続するニーズが急速に高まりました。この課題を解決したのが、シリコンインターポーザーを介して両者を高密度接続する2.5Dパッケージです。当初は特定のハイエンド用途に限られていたこの技術は、2020年代の生成AIの爆発的な普及により、3Dパッケージと共に現代のコンピューティング基盤を支える不可欠な技術へと成長しました。