次世代半導体パッケージ技術開発のコンソーシアム 「JOINT(ジョイント)2」の提案力アップ

~露光装置メーカー「オーク製作所」参画により、最先端の後工程技術が集結し増強~

2023年06月27日
株式会社オーク製作所
株式会社レゾナック・ホールディングス

株式会社レゾナック(社長:髙橋秀仁)が中心となり設立した、次世代半導体パッケージ技術開発のコンソーシアム「JOINT2(ジョイント 2:Jisso Open Innovation Network of Tops 2)」*1に、このたび露光装置メーカーである株式会社オーク製作所(会長:橋本典夫)が新たに加わりました。これにより、「JOINT2」は日本を代表する半導体の装置、材料、基板メーカー13 社で構成されるコンソーシアムとなります。最先端の後工程技術に関する一貫ラインを揃えたコンソーシアムとして、次世代半導体パッケージの評価技術・開発をさらに加速します。


「JOINT2」は、他社との協業により 2.5D 実装*2 や 3D 実装*3 など次世代半導体の実装技術や評価技術を確立すべく、2021 年に参画企業 12 社でスタートしました。2018 年に設立した「JOINT」の次なるプロジェクトです。参画企業の材料や装置を組み合わせることで、お客さまが行う半導体評価試験に近い条件での材料や装置の評価が可能となり、これまでお客さまがサプライヤー毎に個別に行っていた評価の手間が省け、スピードが求められる半導体パッケージの開発において、期間の短縮に寄与しています。
半導体チップをパッケージする半導体の「後工程」領域は、5G、ポスト5G などのデータ高速化に対応した進化が求められており、次世代技術の期待が集まる分野です。後工程は工程が何段階もあり、多くの材料が使われます。1 社では解決できない課題が多く、すり合わせを得意とする日本のメーカーが大きなシェアを握っている分野でもあります。


オーク製作所は、半導体用の高密度パッケージ基板製造に用いるダイレクト露光(DI)装置を主力製品として製造するメーカーです。現在、国立研究開発法人新エネルギー・産業技術総合開発機構(NEDO)に採択されたプロジェクトの元に、後工程向けの次世代 DI 装置の開発にも取り組んでいます。このたびオーク製作所が「JOINT2」に加わることで、最先端の後工程技術に関する一貫ラインが揃います。マスク不要の DII 装置の適用により開発期間の短縮を図り、注目が集まる後工程技術の革新が加速されます。
オーク製作所は、「JOINT2」に参画することで、後工程における露光前後のプロセス評価を含めた知見を獲得し、顧客提案力の強化を目指します。

 

オーク製作所最新 DI モデル「GDi-MPv2」
オーク製作所最新 DI モデル「GDi-MPv2」

 

「JOINT2」は、新たなメンバーを迎え、オープンイノベーションを促進し、次世代半導体パッケージの技術変化に応じた評価技術や、材料、基板、装置の開発を加速してまいります。

 

【オーク製作所 代表取締役会長 橋本典夫のコメント】
今般、「JOINT2」の理念である「共創」に共感し、「微細配線を実現する露光技術」を担当するメンバーとして参画することになりました。当社は、高度化する半導体パッケージの実現に向けて、「前例のない」露光技術の開発を挑戦課題としてきました。現在、アドバンスト・パッケージ向けに線幅 2μm 以下の解像性能を有する DI 装置の開発を進めており、「JOINT2」での信頼性評価などを通じて、装置の提案力を高め、顧客の期待に応えていきたいと考えております。


【JOINT2 事務局(株式会社レゾナック エレクトロニクス事業本部 開発センター長 阿部秀則)のコメント】
「JOINT2」は、発足からおよそ 2 年が経過し、さまざまな研究成果が得られつつあります。先日の国際会議 ECTC(IEEE 73th Electronic Components and Technology Conference)では「JOINT2」の活動について 3 件の成果発表*4 を行い、多くの反響をいただきました。今般優れた露光技術を保有しているオーク製作所に「JOINT2」へご参画いただけることとなり、次世代半導体後工程技術に対してより強力な体制で挑むこととなりました。これからも「JOINT2」は、世界に秀でた企業を結集し国家プロジェクトの高い目標にチャレンジし続け、半導体後工程技術を牽引してまいります。


*1 「JOINT2」は、NEDO の「ポスト 5G 情報通信システム基盤強化研究開発事業」(JPNP20017)における助成事業です。
*2 2.5D 実装とは、シリコンインタポーザーの上に IC チップを並列配置する技術
*3 3D 実装とは、TSV(Through Silicon Via:シリコン貫通電極)を用いてチップを積層する技術
*4 ①微細バンプ接合技術(IC チップなどの部材を、高密度に形成された金属突起によって垂直方向に接続する技術)、②配線幅のギャップを埋めるための微細配線技術(IC チップなどの部材を、高密度に形成された金属配線によって平面方向に接続する技術)、③搭載部品の大型化を実現するための信頼性の高い大型基板技術

 

お問い合わせ先

ブランド・コミュニケーション部 広報グループ